威盛笔试（Asic）--2003
出自求职百科
点击排行
- Index - (266809)
- 宝洁 - (62229)
- 华为 - (60212)
- 普华永道 - (47076)
- IBM - (43484)
- 中国银行 - (41615)
- 毕马威 - (37208)
- 招商银行 - (34558)
- 强生 - (33111)
- 富士康 - (32893)
最近更新
2003 Asic部分
1．一个四级的Mux，其中第二级信号为关键信号，如何改善timing？
2．一个状态机的题目用Verilog实现。
3．Asic中的design flow的实现。
4．用逻辑门画出D触发器。
5．给出某个一般时序电路的图，有Tsetup，Tdelay，Tck>q还有clock的delay，写出决定最大时钟的因素，同时给出表达式。 6．用C语言实现统计某个cell在某.v文件调用的次数。
7．Cache的主要部分。
